SiC MOSFET 准静态 C-V：电容测不稳会拖慢逆变打样

资讯编辑 721 2026-08-31 09:09:32

行业快讯 · 来源：电子发烧友（原文：SiC 器件准静态 C-V 恒流激励测量）

电容–电压（C-V）是提取氧化层电荷、界面陷阱与输入/输出电容的常用手段。文中指出：传统「步进电压 + 测电流」准静态方案在硅 MOS 上较稳，但 SiC 功率 MOSFET 电容偏大时结果易漂；吉时利方案改用恒流激励（ForceIQSCV），由电压–时间换算电容，更易建立稳态并支持界面陷阱密度相关分析。

对做光伏/工业逆变评估的工程师：导入 1200V 级 SiC MOSFET 时，除了 RDS(on) 与热预算，建议把 Ciss/Coss/Crss 与驱动环路写进验证包——测法不稳会直接拖慢打样对比。

原文：https://www.elecfans.com/d/8252451.html

相关阅读

本稿为资讯摘要；仪器与测试库版本以原文为准。

标签：
上一篇: 第三代半导体和硅基器件有何区别？SiC与GaN场景适配
相关文章

热门标签