Cascode SiC JFET 进 LLC：加大栅阻压不住 dv/dt 时先看哪颗电容

资讯导读 · 来源：中电网（原文：详解 Cascode SiC JFET 在 LLC 中的应用：优势与 dv/dt 控制；资料来自安森美）

共源共栅碳化硅 JFET（CJFET）把高耐压、较低导通电阻和 0–12 V 栅极驱动放在一起，适合 400 V / 800 V 母线的 LLC 初级。关断时 dv/dt 偏高，容易激起持续振铃、电压过冲和 EMI；高于谐振频率时初级电流更大，问题更明显。应用笔记的结论是：不要指望把栅极电阻加大来压摆率，零电压开关场合更适合在漏源之间并联电容缓冲。

工程师可抓的 3 个决策点

1. 加大 R_g 几乎控不住这颗管子的 dv/dt：CJFET 的栅漏电容极低，加大栅阻只能减小栅极电流，对 V_DS 压摆率帮助很小。关断斜率要改，应看漏源缓冲，而不是把驱动调慢到吃掉软开关余量。
2. LLC 优先纯电容缓冲，而不是 RC：RC 能阻尼振铃，但电阻上有额外损耗。零电压开关下，并联 C 缓冲不靠电阻耗能来压 dv/dt，代价是死区里要搬走的电荷变多，励磁电流或死区时间必须同表重算。
3. 用额定励磁电流估完还不够：笔记以 NTBT023N075CJ4、400 V 母线为例，高压区平均输出电容约 160 pF；励磁峰值 10 A 时，估算关断 dv/dt 约 31 V/ns。若希望压到 20 V/ns 及以下，外加 C_ds 宜不小于 100 pF。启动、负载阶跃和故障封波时的关断电流往往高于这个励磁峰值，排不掉这些工况就应预留缓冲。

原文：https://design.eccn.com/design_2026103015085327.htm

相关阅读

• ZVS 从 Coss 曲线算 Eoss
• 1200V SiC MOSFET 逆变评估清单 · WM2HA020120L

本稿为资讯导读，非全文转载；器件电容、缓冲容值与效率以原文曲线及规格书为准。若功率级仍用碳化硅 MOSFET，驱动电压窗口要另表核对，不能把 JFET 的 0–12 V 栅极习惯直接套过去。