Nhà phân phối cấp 1 Synergy Jarwey｜Cửa sổ nạp SY2162QF 16 bit và SY2640 64 bit
Jarwey là nhà phân phối cấp 1 Synergy (Xinlijie) cho IC siêu âm, có thể hỗ trợ chọn linh kiện, datasheet, hàng mẫu số lượng nhỏ và thời gian giao.
Mỗi lần đầu dò tuyến tính đổi khẩu độ con, FPGA phải nạp xong thanh ghi dịch của công tắc analog cao áp rồi chốt, trước xung cao áp kế tiếp. Khoảng trống thu/phát có đủ hay không phụ thuộc số bit chia cho xung nhịp dịch thực tế, không phụ thuộc con số kênh in trên trang bìa.
Bài này chỉ tính một việc: ở trần xung nhịp dịch 50 MHz, một lần nạp đầy trên SY2162QF (thanh ghi 16 bit) và SY2640 (thanh ghi 64 bit) chênh nhau bao lâu. Điện trở xả so với công tắc kẹp, và mức logic của SY2325/SY2326, đã có bài riêng.
Cận dưới thời gian nạp: chỉ đếm xung dịch
Các mốc dưới đây lấy số bit / tần số từ độ dài thanh ghi và trần xung nhịp đã công bố. Đây là cận dưới của một lần nạp nối tiếp, không phải thời gian blanking ghi trong datasheet. Xung chốt (LE), xóa (CLR) và trễ trên mạch nằm ngoài cột này. Xung nhịp FPGA thấp hơn trần thì cửa sổ dài ra theo đúng tần số đó. Nối tiếp hai chip thì cộng bit trước khi chia.
| Mã | Thanh ghi dịch | Trần xung nhịp | Cận dưới một lần nạp đầy | Logic |
|---|---|---|---|---|
| SY2162QF | 16 bit | 50 MHz | 16 / 50 MHz = 0,32 µs | CMOS 5 V |
| SY2640 | 64 bit | 50 MHz | 64 / 50 MHz = 1,28 µs | CMOS 3 V–5 V |
| SY2160 | 16 bit | 20 MHz | 16 / 20 MHz = 0,80 µs | CMOS 3,3 V |
Cùng 50 MHz, 64 bit dài gấp bốn lần 16 bit, tức thêm 0,96 µs trước khi chốt. Khoảng trống khoảng 0,5 µs chứa được một lần nạp SY2162QF khi chạy sát trần xung nhịp, nhưng không chứa được một lần nạp SY2640.
Khoảng trống ngắn thì chọn độ dài nào
- Mỗi lần chỉ đổi hơn chục phần tử, khoảng trống dưới 1 µs: xem SY2162QF, 16 bit, 50 MHz. Ghép thêm chip thì cộng bit, không giữ nguyên 0,32 µs.
- Một viên phải phủ khẩu độ 64 phần tử: xem SY2640, và xác nhận khoảng trống trong chu kỳ lặp dài hơn 1,28 µs cộng xung chốt. Chọn vỏ BGA hay LGA là bài khác.
- Mạch chỉ có xung dịch khoảng 20 MHz: 16 bit cũng rơi vào khoảng 0,80 µs. Đó là nhóm SY2160, đừng dùng số 50 MHz của SY2162QF.
Danh sách kiểm tra nạp khẩu độ con
- Lấy số bit thanh ghi từ datasheet, không thay bằng số kênh trên tiêu đề.
- Dùng xung nhịp FPGA sẽ chạy, trừ khi bạn thật sự chạy đúng trần.
- Thời gian nạp = số bit / xung nhịp thực. Nối tiếp nhiều chip thì cộng bit trước.
- Cộng thêm độ rộng xung chốt và thời gian thiết lập. Nếu mỗi khung có CLR, cộng nốt các chu kỳ đó.
- Đặt tổng này vào khoảng trống thu/phát hoặc khe đổi khẩu độ, và xác nhận chốt xong trước xung cao áp kế tiếp.
- Điện áp logic tính riêng: SY2162QF là CMOS 5 V, SY2640 là CMOS 3 V–5 V.
- Điện trở dẫn, cách ly khi tắt, điện tích bơm và đường xả phải đo trên mạch. Ngân sách thời gian không thay được kiểm tra nhiễu thu.
Số liệu để ước lượng chọn mạch. Trước sản xuất hãy đối lại datasheet hiện hành và đo trên board. Đây không phải phương án hoán đổi không cần kiểm chứng.
Datasheet, hàng mẫu và ước lượng khoảng trống
Trang SY2162QF · Trang SY2640 · Trang SY2160
Trang sản phẩm có bản xem datasheet. Cần bản mới nhất, hàng mẫu, số lượng nhỏ, hoặc ước lượng khoảng trống theo sơ đồ phần tử, liên hệ Jarwey để nhận datasheet và đối thời gian giao.
Bài liên quan: SY2162QF xả và kẹp · Mức logic SY2325 / SY2326 · Vỏ SY2640 / SY2642 (EN)
Jarwey · nhà phân phối cấp 1 Synergy · kerry.w@jarwey.cn · Liên hệ.
相关文章
